---

DP4L Процессор Данных 486 с LAN-интерфейсом

DP4L базируется на модуле DP486. В значительтной степени он совместим с модулем DM3L. Изменены следующие функции:
 

В качестве CPU используется микропроцессор intel i486SX-33.

Объемы памяти EPROM и FLASH EPROM были увеличены до 256 кбайт в обоих случаях;  память можно полностью деактивировать .

Реализован узел LAN .

Расширены функции контроля и проверки.

Мульти-шина потеряла свою способность мультиведущего, таймер задержки жестко запрограммирован.

Интерфейс MAC убран, сигнализация между партнерами асинхронная.

Разъем на объединительной плате заменен на  SIPAC.

Кнопка передней панели MON переименована на TST.

i486SX имеет доступ к процессорной шине, расположенной на плате. Локальная память и LAN- контроллер вместе со своими  I/O портами, а также  шина периферийных устройств, находящаяся на плате, непосредственно соединены с этой шиной процессора. Шина периферийных устройств соединяет EPROM и FLASH память, периферийные компоненты модуля (таймер, контроллер прерываний, конфигурационные порты), I/O подсистему (контроллер V.24, пользовательский и партнерский интерфейс) и системную шину с шиной процессора.

Асинхронный интерфейс V.24 обеспечивает доступ для контроля. Предусмотрено логическое сопряжение с дополнительным партнером DP4L. Системная шина разрешает адресацию I/O портов, а также внешней памяти.  LAN- узел образует высокоскоростной интерфейс к другим модулям.

Bарианты Платы

Q2250-X  статическая память на 8 мбит и 40 мбит динамической памяти
Q2250- X100 полное расширение памяти до 32 мбайт динамической памяти

Индикаторы и клавиши

7-сегментный дисплей показывает функциональные состояния DP4L.

Taблица 44 DP486, 7-Сегментный дисплей

Индикация	Рабочий режим
	Запуск завершен
	DPxx в активном режиме
	DPxx в режиме готовности

Светодиоды
 

RUN:  Индикация прогона процессорной шины.  Яркость светодиода характеризует активность шины процессора. Например, светодиод темнеет при оживленном обмене сигналами (например, когда CPU выполняет рутинную работу и код внутри буферизуется.

ACT:  Дисплей DP4L активен.  Выводит на дисплей состояние активного триггера. Выключается при сбросе.

RDY:  Дисплей DP4L в режиме готовности.  Выводит на дисплей состояние готовности триггерного регистра.  При сбросе СИД гаснет.

На передней панели находится интерфейс V.24  для подключения внешних устройств    управления или обслуживания.

Кнопки

Кнопки и тумблеры на передней панели выполняют следующие функции:
 

Кнопка RESET: Сброс всех функций модуля.

Кнопка TST: Для тестирования  Нажатие кнопки TST устанавливает триггерный регистр.

Партнерский интерфейс

На DP4L имеется партнерский интерфейс для обмена сигналами "Активности" и "Готовности" (ACTIV и READY).

Сигнал	Функция
ACT A/B	Aктивный сигнал к партнеру
ACT B/A	Aктивный сигнал от партнера
RDY A/B	Сигнал готовности  к партнеру
RDY B/A	Сигнал готовности от партнера

Интерфейс V.24

Интерфейс V.24 в виде гнезда Canon находится на передней панели. DP4L работает как DTE. 

На соответсвующих контактах гнезда Canon имеются следующие сигналы.

Taблица 45 DP4L, Распределение контактов в гнезде Canon:

Штифт	I/O	Сигнал	Описание
7	-		102 Рабочее заземление
2	I	RxD	(104) Принятые данные
3	O	TxD	(103) Переданные данные
4	I	CTS	(106) Готовность к передаче
5	O	RTS	(105) Включение передатчика
6	O	DTR	(108.1) Подсоединение линии передачи (108.2) Терминал данных готов
20	I	DSR	(107) Готовность к работе
8	O	DCD	(111) Уровень принимаемого сигнала

LAN- Интерфейс

Интерфейс LAN реализованлинии  в виде линии Ethernet 10 мбит/с (10Base-T). Физический интерфейс расположен на  штекерной панели SIPAC в виде дифференциальных пар для передачи и приема:

Штифт SIPAC	Название сигнала	Функция
X6-49/X6-39	LANTRA/LANTRB	Передающая пара (TRansmit)
X6-29/X6-19	LANRVA/LANRVB	Принимающая пара  (ReceiVe)

Taблица 46 DP4L, Распределение контактов (вид со стороны объединительной платы)

		4	3	2	1
X1	1	не используется
	2	ADR0*	ADR1*	GROUND	ADR2*
	3	ADR3*	ADR4*	ADR5*	ADR6*
	4	ADR7*	ADR8*	ADR9*	ADRA*
	5	ADRB*	ADRC*	ADRD*	ADRE*
	6	ADRF*	ADR10*	ADR11*	ADR12*
	7	ADR13*	ADR14*	ADR15*	ADR16*
	8	ADR17*	BHEN*	GROUND	GROUND
	9
	10	+5V	+5V	+5V
X2	1	DAT0*	DAT1*	DAT2*	DAT3*
	2	DAT4*	DAT5*	GROUND	DAT6*
	3	DAT7*	DAT8*	DAT9*	DATA*
	4	DATB*	DATC*	DATD*	DATE*
	5	DATF*
	6
	7
	8	GROUND	GROUND	GROUND	GROUND
	9	INIT*	SYSK	BCLK*	HALT*
	10		+5V	GROUND
X3	1
	2			GROUND
	3
	4		DPMK0	DPMK1	DPMK2
	5	TLE*			TDI
	6			TRST
	7	GROUND	TMS		TDO
	8	TCK		GROUND
	9		MTEST	MONTST*	TSTOUT
	10		+5V	GROUND
X4	1	IORC*	IOWC*	MWTC*	MRDC*
	2		XACK*	GROUND
	3	NMB0	NMB1	NMB2
	4	RDY A/B		RDY B/A
	5	ACT A/B		ACT B/A
	6
	7		INT2*	INT3*	INT4*
	8	INT5*		GROUND
	9	не используется
	10		+5V	+5V
X5	1
	2			GROUND
	3
	4
	5
	6
	7
	8			GROUND
	9
	10		+5V	+5V
X6	1	не используется
	2			GROUND
	3
	4
	5
	6
	7
	8			GROUND
	9	LANTRA	LANTRB	LANRVA	LANRVB
	10		+5V	GROUND
X7	1
	2			GROUND
	3
	4
	5
	6
	7
	8			GROUND
	9
	10		+5V	GROUND
X8	1
	2			GROUND
	3
	4
	5
	6
	7
	8			GROUND
	9
	10	+5V	+5V	+5V
X9	1
	2			GROUND
	3
	4
	5
	6
	7
	8			GROUND
	9	не используется